banner antec

Analizamos el nuevo procesador AMD Ryzen 7 1700, un duro competidor para los procesadores de Intel, aunque con algunos pequeños problemas de rendimiento en gaming.


FETCH & DECODE


Fetch

amd ryzen fetch - Review: Procesador AMD Ryzen 7 1700 de ocho núclos y dieciseis hilos de procesamiento

La arquitectura Zen incorpora un sistema de desacoplamiento de rama mediante desacoplamiento. Esto lo que permite es el soporte para especular sobre los puntos de instrucción entrantes para llenar la cola, así como buscar objetivos directos e indirectos. El Branch Target Buffer (BTB), para Zen se describe como ‘grande’, pero aun sin números concretos, sin embargo hay una disposición jerárquica para caché L1/L2 para el BTB. Como corporación podemos destacar que Bulldozer disponía en caché L1 BTB con 512 entradas y cuatro vías con una latencia de ciclo única y en caché L2 BTB con 5120 entradas y cinco vías con una latencia adicional.

El predictor desacoplado también le permite ejecutar antes de la búsqueda instrucciones y llenar colas en base a algoritmos internos, basados en tareas anteriores. Ir demasiado por una rama específica y que esta falle en un momento dado, terminara penalizando la potencia, pero los procesos exitosos deberían ayudar en el rendimiento y mejoraran la latencia mediante el paralelismo de memoria.

Pasamos al Translation Lookaside Buffer (TLB), en las predicciones de las ramas, busca traducciones de memoria virtual recientes de direcciones físicas para reducir la latencia de carga y operar en tres niveles:

  • L0 con 8 entradas de cualquier tamaño de paginación.
  • L1 con 64 entradas de cualquier tamaño de paginación.
  • L2 con 512 entradas, pero con soporte para paginaciones de 4K y 256K, únicamente.

Decode

amd ryzen decode - Review: Procesador AMD Ryzen 7 1700 de ocho núclos y dieciseis hilos de procesamiento

La caché de instrucciones enviara entonces los datos a través del decodificador, que puede decodificar hasta cuatro instrucciones por ciclo. Como se ha mencionado anteriormente, el decodificador puede fusionar las operaciones juntas en una ruta rápida, de tal manera que una única micro-operación pase a la cola de micro-operaciones, pero todavía representan dos instrucciones, pero estas se dividirán para actuar en los dos gestores. Esto permite que el sistema se ajuste más en la cola de micro-operaciones y permite un mayor rendimiento cuando sea posible.

LEER MÁS
Zotac GTX 1080 Ti Mini, la primera gráfica basada en el monstruo de NVIDIA de reducido tamaño

El nuevo Stack Engine entra en juego entra la cola y el envió, lo que permite una generación de direcciones de baja potencia cuando ya se conoce de ciclos anteriores. Esto permite al sistema ahorra energía, evitando volver a pasar por AGU y tener que volver a pasar por la cache.  El envió puede aplicar seis instrucciones por ciclo, con una velocidad máxima de seis instrucciones por ciclo de programación INT y hasta cuatro ciclos de programación FP. La unidad de envió puede enviar simultáneamente instrucciones INT y FP en un mismo ciclo, lo cual maximiza el rendimiento.


Share.

About Author

Técnico Intermedio en PRL, Técnico Superior en Energías Renovables y en Desarrollo de Productos Electrónicos. Docente de Formación No Reglada. Exigente con el hardware y curioso por naturaleza. Kirchhoff, Maxwell y Thevenin mis maestros y mi pasatiempo el álgebra booleana. Igual te calculo el potencial eólico del viento para un panel fotovoltaico, que te calculo la generación solar de un aerogenerador... o algo así. Stargate es la mejor serie de la historia de la ciencia ficción y lo sabes.