Se ha presentado en el Hot Chips 31 el FPGA más grande del mercado con 35 000 millones de transistores desarrollado por Xilinx en la litografía de 16nm.
Estos días en Estados Unidos se está celebrando la Hot Chips 31 con soluciones específicamente pensadas para la Inteligencia Artificial. Entre los asistentes esta Xilinx, quien ha anunciado la solución Virtex UltraScale+ VU19P. Dicho procesador está fabricado bajo la litografía de 16nm y cuenta con un total de 35 000 millones de transistores. Dispone este procesador de cuatro chips en un interposer.
La solución de Xilinx dispone del FPGA más grande del mundo y contiene 9 millones de celdas lógicas. Además, el Virtex VU19P cuenta también con un ancho de banda para RAM DDR4 de 1.5Tb/s. Se complementa con un ancho de banda transceptor de 4.5Tb/s y dispone de más de 2 000 E/S de usuario. Xilinx además dice que este nuevo FPGA tiene 1.6 veces más potente que el Virtex UltraScale 440 de 20nm.
Virtual UltraScale+ VU19P, el nuevo FPGA de Xilinx más potente del mercado
Xilinx ha desarrollado este chip para aquellos que quieran desarrollar ASIC o SoC que usa emulación FPGA, permitiendo crear prototipos y la validación de los mismos. Permite a los desarrolladores la integración de software antes de que el silicio este fabricado. Se ha desarrollado para aplicaciones como mediciones, computación, redes, ciencia aeroespacial o defensa. La compañía también ofrece flujos de herramientas e IP para acompañarlo.
Dispone este procesador de 35 000 millones de transistores, siendo el de mayor densidad gracias a su producción en 16nm. El troquel contaría con cuatro zonas sobre un intercalador. Una estructura similar al Virtex-7 2000T anunciado por la compañía en 2011. El VU19P debería de tener una matriz de 900mm², que es igual de grande que el límite de tamaño para matrices monolíticas.
No se sabe cuándo el VU19P estará disponible, aunque Xilinx destaca que este podría llegar en otoño de 2020. Recientemente la compañía ha lanzado la tarjeta Alveo U50 de formato compacto para Data Centers basado en su arquitectura UltraScale+.
Fuente: TH