Intel presenta los chips Intel Lake Crest, los cuales han sido desarrollados expresamente para la Inteligencia Artificial (IA) y dispondrán de 32GB de memoria HBM2 con una velocidad de acceso de 8TB/s
Nuevos datos sobre los futuros chips Intel Lake Crest, los cuales han sido desarrollados para el segmento de las redes neuronales. Estos nuevos procesadores han sido desarrollados bajo la plataforma Nervana que permite una densidad de computación sin precedentes en un chip de silicio, que proporciona más potencia bruta que las GPU modernas.
Intel Lake Crest DNN Silicon
Se está avanzando muchísimo en los conocimientos sobre la Inteligencia Artificial en la industria tecnológica, pero uno de los problemas, es recrear estos sistemas, ya que requieren de una gran potencia. AMD y NVIDIA ya han desarrollado GPU para este uso para cargas de trabajo tipo DNN (Deep Neural Network). Intel no se quiere quedar fuera de este segmento y quiere entrar por la puerta grande con Lake Crest. Estos chips de Intel, según la propia compañía, ofrecerían más potencia bruta que las GPU para DNN más potentes del mercado actual. Estos chips dispondrán de una tecnología para la puesta en marcha del aprendizaje profundo, denominado Nervana.
Naveen Rao, Gerente General de Soluciones de IA e Intel VP Datacenter Group ha comentado que ‘hemos desarrollado el hardware Nervana especialmente para cargas de trabajo de aprendizaje profundas’, y ha añadido que ‘en esta área, a menudo se utiliza con dos operaciones: la multiplicación de matrices y la circunvolución’.
La compañía de software/hardware fue adquirida por Intel en agosto de 2016 por unos 350 millones de dólares. El primer chip y sistema que hará uso de la tecnología Nervana se ha conocido como Lake Crest e Intel ya ha dicho que la evolución de esta se denominara Knights Crest. Nervana se basa en un sistema de aprendizaje profundo de productos optimizados que contaran con Lake Crest y el recientemente anunciado ARRIA FPGAs, que también puede ser programado para tareas especiales, como es el caso del aprendizaje IA. Lake Crest y ARRIA FPGAs trabajaran de manera conjunta con procesadores Intel Xeon.
Lake Crest: 32GB de memoria HBM2 y una velocidad de acceso de 8Tb/s
Este chip Lake Crest trabajara conjuntamente con un co-procesador Xeon, pero con una configuración de hardware totalmente diferente al Intel MIC. Ha sido diseñado de manera específica para aumentar el rendimiento en cargas de trabajo IA con un ritmo sin precedentes. Intel hará uso de la nueva arquitectura denominada Flexpoint, que se usara dentro de los nodos de cálculo del chip Lake Crest. Gracias a esto se aumenta el paralelismo de las operaciones aritméticas en el chip por un factor de diez. Este chip hará uso de un sistema de diseño MCM (Multi Chip Modul).
Tenemos también que el co-procesador discreto integrado hará uso de nada menos que 32GB de memoria HBM2. Estos vendrán en una configuración de cuatro stacks 8-Hi, entregando una velocidad de memoria de 1TB/s cuando la frecuencia de reloj nominal sea de 2GHz. Los chips Lake Crest estarán disponibles para pruebas durante la primera mitad de este año 2017 y se darán muestras limitadas a los socios en la segunda mitad de 2017. Destaca además que las velocidades de acceso a la memoria se han elevado a 8TB/s.
Intel además ha revelado que este chip será completamente escalable, algo que Brian Krzanich, CEO de Intel, ha dicho que es el camino que se debe seguir en el aprendizaje para la IA. Este chip contara con conexiones de alto ancho de banda tipo 12-bi-directional y una transferencia de datos sin interrupciones a través de las interconexiones. Mediante estos enlaces inter-chip, se pueden conseguir anchos de banda hasta 20 veces más rápidos que los enlaces PCIe actuales.
Diagrama de bloques Intel Lake Crest
Gracias a un diagrama de bloques detallado sobre Lake Crest que ha sido publicado en el medio alemán Golem.de, podemos ver más en detalle su disposición interna. Se pueden ver cuatro bloques de memoria de 8GB HBM2 cada uno de ellos, que se encuentran separados por la matriz principal, pero que se presentaran en el mismo chip. Este chip dispone de doce grupos de procesamiento que contaran con varios núcleos. El número exactos de estos no ha sido desvelado. Cada módulo de memoria HBM2 tendrá su propio controlador HBM2, por lo tanto, hay cuatro en total. Se han dispuesto doce bloques Inter-Chip Link (ICL) para cada clúster de procesamiento. Se ha dispuesto también un controlador de gestión de la CPU, IC2, SPI, GIPO, controlador PCIe x16 y Controlador PCIe y DMA.
Podemos ver en la hoja de ruta que se muestra, que Lake Crest en su versión de prueba llegara al mismo tiempo que el lanzamiento de Knights Mill (Xeon Phi y que el Xeon E5 V5 Skylake.
Fuente: wccftech
