AMD confirma que los AMD Ryzen son inmunes a SPOILER gracias a la arquitectura Zen
Tras la insistencia AMD ha confirmado que sus procesadores AMD Ryzen son inmunes a SPOILER gracias a su arquitectura Zen.
El pasado 3 de enero de 2018 saltaban las vulnerabilidades Spectre y Meltdown que afectan a procesadores Intel, AMD y ARM. Entonces se desato una gran polémica al respecto, sobre todo después de que AMD desmintiera estar afectada para terminar reconociendo que si lo estaba. Hace algunas semanas se descubrió que Intel estaba afectada por SPOILER, una nueva vulnerabilidad a nivel de silicio. Los investigadores ya dijeron que este problema era únicamente de Intel, aun así, AMD ha salido a la palestra para decir que no les afecta.
AMD informa de que no se ven afectados por SPOLER
Investigadores del Instituto Politécnico de Worcester y de la Universidad de Lübeck han descubierto esta vulnerabilidad. SPOILER aprovecha “una debilidad en la especulación de direcciones del subsistema de memoria por parte de Intel”. Gracias a esta vulnerabilidad se hace más fácil un ataque del tipo Rowhammer. Los investigadores anunciaron que corregir el problema es casi imposible por software. Intel por su parte ha dicho trabajar en un parche de software que soluciona el problema.
Lógicamente los usuarios han preguntado mucho a AMD si sus procesadores AMD Ryzen son vulnerables a SPOILER. La compañía ha informado que sus procesadores son completamente inmunes gracias a la arquitectura Zen.
“Somos conscientes del informe de un nuevo exploit de seguridad llamado SPOILER que puede obtener acceso a información de direcciones parciales durante las operaciones de carga. Creemos que nuestros productos no son susceptibles a este problema debido a nuestra arquitectura de procesador única.
El exploit SPOILER puede obtener acceso a información de dirección parcial sobre la dirección bit 11 durante las operaciones de carga. Creemos que nuestros productos no son susceptibles a este problema porque los procesadores de AMD no usan coincidencias de direcciones parciales en la dirección bit 11 cuando resuelven conflictos de carga.”
Fuente: AMD
