Intel CXL, un sistema de interconexión que reduce la latencia y mejora el rendimiento del sistema
Presentada por Intel la tecnología CXL, un sistema de comunicación PCIe que permite reducir la latencia y mejorar el rendimiento del hardware.
La llegada de las nuevas tarjetas gráficas de Intel está revolucionando el mercado de manera notoria. Poco se sabe de la arquitectura de estas tarjetas gráficas, de su potencia o de las memorias que incorporaran. Aunque la compañía va dando datos sobre ella, como anoche en el Intel Interconnect Day 2019. La compañía dentro de la conferencia explico el protocolo Compute Express Link (CXL). Este protocolo sirve para interconectar las nuevas tarjetas gráficas de la compañía.
Intel da datos sobre la nueva tecnología CXL
Este nuevo protocolo es un sistema que se basa en las E/S, la memoria y la interfaz de coherencia. Se busca ofrecer una interconexión alto rendimiento con una gran velocidad de transferencia. Dicha tecnología se basa en el sistema PCI Express, aprovechándose de la interfaz física y eléctrica PCIe 5.0 (CXL 1.0), para los tres aspectos destacados.
CXL se basa en la interfaz PCIe 5.0 para la interconexión de sistemas de aceleración de computación, como son las gráficas. La compañía destaca que la computación en el futuro necesitara sistemas con una latencia muy baja. También destaca que se necesitaran sistemas de memoria coherentes en vez de estar aislados mediante PCIe. Inicialmente PCIe Gen5 ofrecerá un bus de 32Gbps, el cual se quedaría corto en poco tiempo. Así que la compañía ya trabaja en PCIe Gen6 que ofrecerá un ancho de banda mejor.
Se tendrán en cuenta tres protocolos basados en CXL:
- io: entrada y salida de datos mediante PCIe
- caché: ofrece a los aceleradores de computación acceder de manera directa a la caché del procesador mediante líneas caché de 64 bytes
- memory: permite al procesador el acceso al dispositivo y el acceso a la memoria del mismo
Según el protocolo que utilice el procesador y el dispositivo interconectado, se variaran las solicitudes entre preguntas y respuestas, siendo un proceso transparente. Esto ofrece acceso directo a la caché y a las memorias HBM con una latencia realmente baja.
CXL: asimétrico y de protocolo abierto
Los sistemas QPI o UPI de acceso a la caché y almacenamiento son simétricos. CXL deja atrás ese sistema para añadir cambios importantes en los próximos procesadores. Este nuevo CXL será completamente asimétrico y abierto, lo cual permite a múltiples dispositivos cruzar información en una única plataforma.
Para sistemas de servidores escalables, esta tecnología es interesante, ya que Intel no tendría que usar UPI en sus procesadores. Pasarían a usar CCIX y la adopción de CXL, ofreciendo a cualquier dispositivo acceder a la memoria sin pasar por el procesador. Esto permite reducir la latencia de manera significativa.
Esto para las gráficas Intel Xe es una gran solución, ya que permite a las memorias acceder a la información de manera rápida y sin verse limitados por los procesadores. Pero es que este nuevo sistema de interconexión ofrece un sistema global de aceleración por hardware sin caídas de rendimiento. Una tecnología, que por otro lado no llegaría hasta 2021, ya que actualmente aún está llegando PCIe Gen4 y este protocolo no sería lo suficientemente bueno.
Fuente: STH
