Western Digital desarrolla un procesador RISC-V el cual es Open Source
Anunciado por parte de Western Digital su propio procesador basado en RISC-V el cual es queda como Open Source, para que cualquiera lo pueda customizar.
Esta información es cuanto menos curiosa. La prestigiosa compañía de discos duros Western Digital, que cuenta con un amplio catálogo de unidades según el segmento se ha lanzado al desarrollo de un procesador de arquitectura abierta basado en instrucciones RISC-V (ISA), mediante el cual cualquier usuario podrá desarrollar un diseño de procesador propio y del que no tendrá que pagar ningún tipo de licencia por derechos y similares. Este procesador recibe el nombre de SweRV RISC-V, el cual cuenta con licencia Open Source.
Western Digital ha desarrollado su propio procesador SweRV RISC-V el cual es de licencia Open Source.
La compañía el pasado año se comprometió a dar el salto a las soluciones RISC-V en sus productos destinados al almacenamiento de datos con idea de producir y enviar mil millones de núcleos en los próximos dos años. No es la única y es que NVIDIA también ha pasado a trabajar en núcleos patentados en base a RISC-V para impulsar la entrada y salida dentro de sus productos gráficos. Rambus ya utiliza RISC-V en algunos componentes para seguridad, incluso han desarrollado una solución para implementarlo en controladores para unidades SSD.
SweRV es un núcleo que implementa un sistema superescalar de dos vías de variante de 32vits de ISA RISC-V que cuenta con un pipeline de nueve etapas capaz de cargar múltiples instrucciones para la ejecución simultánea en orden. Actualmente se basa en un nodo de proceso CMOS de 28nm que permite ejecutar el núcleo a una frecuencia de 1.8GHz y que consigue un rendimiento estimado de 4.9 CoreMarks por Megahertzio.
Western Digital confirma que no usara únicamente SweRV en sus productos, sino que la licencia será completamente de código abierto. No es la primera vez que lo hace con sus tecnologías y es que el simulador de conjunto de instrucciones SweRV (ISS) mediante el cual las partes pueden probar el núcleo y OmniXtend que implementa memoria cache coherente sobre tejido Ethernet enfocado desde GPU hasta CPU o para coprocesadores de aprendizaje automático, ya son de tipo Open Source.
Fuente: TPU
