IBM usa el grafeno para romper más fácilmente la barrera de los 7nm

El uso del grafeno es una de las soluciones de IBM desarrollada para conseguir romper la barrera de los 7nm de manera más sencilla.

La Ley de Moore establece que aproximadamente cada dos años se duplica el número de transistores en un procesador a lo que debemos sumar que reducir el tamaño de los transistores se está volviendo realmente complicado. IBM ha desarrollado un modo de fabricar transistores más pequeños y romper la barrera de los 7nm que se supone será un muro importante. La compañía ha usado grafeno electrificado para conseguirlo.

IBM usa el grafeno para romper la barrera de los 7nm.

Según la publicación en el medio Nature Communications, los investigadores de IBM han electrificado el grafeno para facilitar el posicionamiento de los nanomateriales con una precisión el 97 por ciento, en vez de utilizar químicos como se venía haciendo hasta la fecha. Esto ha sido posible gracias a un programa de IBM iniciado hace 4 años denominado ‘7nm and Beyond’ en el cual se han invertido más de 3.000 millones de dólares.

‘Como este método funciona para una amplia variedad de nanomateriales, visualizamos dispositivos integrados con funcionalidades que representan las propiedades físicas únicas del nanomaterial’, explica Mathias Steiner, Gerente de IBM Research para Brasil

‘También podemos imaginar detectores de luz en chips y emisores que operan dentro de un rango de longitud de onda distinto determinado por las propiedades ópticas del nanomaterial’

Mathias también ha destacado que si se consigue modificar el rendimiento espectral de un dispositivo optoelectrónico, se podría sustituir cualquier nanomaterial manteniendo un buen flujo del proceso de fabricación. Llevar esto un paso más allá podría suponer el ensamblaje de diferentes nanomateriales en varios lugares haciendo múltiples pasadas en el ensamblaje para desarrollar detectores de luz en el chip que funcionen en diferentes ventanas de detección al mismo tiempo.

‘En resumen, un método para la colocación asistida en campo eléctrico de nanomateriales mediante el uso de capas de grafeno con patrones que se pueden eliminar una vez que se completa la deposición de los nanomateriales.’

Dicho proceso se puede utilizar para el procesamiento de semiconductores convencionales y puede aplicarse a una gran cantidad de nanomateriales y sustratos que se utilizan en la producción de chips a nivel industrial.