AMD Instinct MI200 se llamaría Aldebaran y sería multi-chip
AMD Instinct MI200 recibe el nombre en clave Aldebaran y parece que se confirma que tendrá diseño multi-chip
Hace unos días aparecían informaciones que indicaban que AMD estaba trabajando en una gráfica MCM. La solución AMD Instinct MI200 sería una aceleradora para Data Centers con un diseño modular. Ahora han aparecido más datos al respecto de esta tarjeta gráfica. Sería la primera tarjeta gráfica del mercado con un diseño de GPU multi-chip.
| Vista previa | Producto | Precio | |
|---|---|---|---|
 | ASUS RX 5500 XT EVO | Comprar en Amazon |
AMD Instinct MI200 podría lanzar en julio su primera GPU multi-chip
Si algo hay que reconocer a AMD es que acertaron con el diseño modular de los procesadores Ryzen. Inicialmente llegaron con muchos problemas, pero se han ido corrigiendo con el paso del tiempo. Ahora parece ser que la compañía llevara este diseño a las tarjetas gráficas profesionales.
La AMD Instinct MI200 se basaría en la arquitectura CDNA, usa versión de RNDA para el segmento profesional. El nombre en clave de esta solución sería Aldebaran, que es el nombre de una estrella gigante de la constelación de Tauro.
El nombre en clave de sus tarjetas gráficas suele ser bastante aleatorio. Normalmente AMD ofrece a los desarrolladores la posibilidad de realizar diferentes sugerencias. Al final habría ganado la sugerencia de un desarrollador de AMD Linux, realizada hace un año.
Tenemos también un parche para Linux de AMD que da algunas pinceladas al respecto de estas gráficas. Aldebaran haría uso de memorias HBM2E, un estándar más avanzado que las memorias HBM de Arcturus. Las memorias HBM2E ofrecen hasta 16GB por stack, que es el doble que Arcturus.
Además el parche revela que AMD Aldebaran tiene menos motores System Direct Memory Acces (SDMA). Dichos motores se usan para la transferencias de datos mediante interfaces PCIe o XGMI/Infinity Cache. Concretamente se disminuyen los SDMA XGMI que pasan de 6 motores (Arcturus) a 3 motores (Aldebaran)
Incluso hay una aclaración de uno de los desarrolladores del código. Ahí se habla del control de troquel de la solución, lo que hace pensar que tendríamos varios troqueles (DIE).
Diferencia Arcturus y Aldebaran
| ARCTURUS | ALDEBARAN |
| .asic_family = CHIP_ARCTURUS, .asic_name = “arcturus”, .max_pasid_bits = 16, .max_no_of_hqd = 24, .doorbell_size = 8, .ih_ring_entry_size = 8 * sizeof(uint32_t), .event_interrupt_class = &event_interrupt_class_v9, .num_of_watch_points = 4, .mqd_size_aligned = MQD_SIZE_ALIGNED, .supports_cwsr = true, .needs_iommu_device = false, .needs_pci_atomics = false, .num_sdma_engines = 2, .num_xgmi_sdma_engines = 6, .num_sdma_queues_per_engine = 8, | .asic_family = CHIP_ALDEBARAN, .asic_name = “aldebaran”, .max_pasid_bits = 16, .max_no_of_hqd = 24, .doorbell_size = 8, .ih_ring_entry_size = 8 * sizeof(uint32_t), .event_interrupt_class = &event_interrupt_class_v9, .num_of_watch_points = 4, .mqd_size_aligned = MQD_SIZE_ALIGNED, .supports_cwsr = true, .needs_iommu_device = false, .needs_pci_atomics = false, .num_sdma_engines = 2, .num_xgmi_sdma_engines = 3, .num_sdma_queues_per_engine = 8, |
