Intel implementa el suministro de energía en silicio por la parte trasera en un chip de prueba
Intel ha conseguido ser la primera empresa del sector en implementar el suministro de energía por la parte trasera en un chip de prueba similar a un producto. Así han logra el rendimiento necesario para impulsar al sector hacia la que podría ser la próxima era de la informática. PowerVia, que se introducirá en el nodo de proceso Intel 20A en el primer semestre de 2024, se presenta como la solución de suministro de energía trasera y, con ella, se resuelve el creciente problema de los cuellos de botella de interconexión en el escalado de área al trasladar el enrutamiento de la alimentación a la parte posterior de la oblea.
Esto se ha conseguido desvinculando el desarrollo de PowerVia del desarrollo de transistores para así garantizar su preparación para la implementación en silicio basada en los nodos de proceso Intel 20A e Intel 18A. PowerVia se testó en su propio nodo de prueba interno para depurar y garantizar la buena funcionalidad de la tecnología antes de su integración con RibbonFET en Intel 20A. Tras la fabricación y los test en un chip de prueba de silicio, se confirmó que PowerVia aportaba un uso notablemente eficiente de los recursos de dicho chip, con una utilización de celdas superior al 90% y un importante escalado de transistores. Esto permitía a los diseñadores de chips conseguir mejoras de rendimiento y eficiencia en sus productos.
Intel consigue con éxito PowerVia
PowerVia se presenta como una posibilidad muy por delante de las soluciones de alimentación trasera habituales. Con ella se ofrece a los diseñadores de chips una vía más rápida para obtener ganancias de energía y rendimiento en sus productos. Así, con PowerVia y la tecnología RibbonFET que llegarán en 2024, Intel sigue liderando el sector en diseño de chips e innovaciones de procesos.
En este sentido, PowerVia representa la primera tecnología capaz de resolver el creciente problema de los cuellos de botella en las interconexiones para los diseñadores de chips. Los crecientes casos de uso, como la inteligencia artificial y los gráficos, requieren transistores más pequeños, más densos y más potentes para satisfacer las demandas informáticas cada vez mayores. En la actualidad, y desde hace muchas décadas, las líneas de alimentación y de señal de la arquitectura de un transistor compiten por los mismos recursos. Al separarlas, los chips pueden aumentar el rendimiento y la eficiencia energética, y ofrecer mejores resultados a los clientes. El suministro de potencia por la parte trasera es vital para el escalado de los transistores. Este permite a los diseñadores de chips aumentar la densidad de transistores sin por ello sacrificar recursos para ofrecer más potencia y rendimiento que nunca.
Intel 20A e Intel 18A introducirán tanto la tecnología de alimentación trasera PowerVia como la tecnología RibbonFET gate-all-around. Al desvincular el desarrollo de PowerVia de RibbonFET, Intel pudo superar esos desafíos para garantizar la preparación para la implementación en silicio basado en los nodos de proceso 20A y 18A de Intel. Se han desarrollado técnicas de mitigación para evitar que las temperaturas se convirtieran en un problema. También se desarrollaron nuevas técnicas para garantizar que la nueva estructura de diseño pudiera depurarse adecuadamente.
Con todo esto, la implementación de la prueba proporcionó sólidas métricas de rendimiento y fiabilidad. También se demostró la propuesta de valor intrínseca de la tecnología mucho antes de que se uniera a la nueva arquitectura RibbonFET.
En estos test también se aprovecharon las reglas de diseño que permite la litografía EUV, lo que produjo resultados que incluyen una utilización de celdas estándar de más del 90% en grandes áreas de la matriz. Esto permite una mayor densidad de celdas que se espera que reduzca los costes. La prueba también mostró una mejora de más del 30% en la caída de tensión de la plataforma y un 6% en la frecuencia. Con ello, Intel también logró características térmicas en el chip de prueba PowerVia acordes con las mayores densidades de potencia esperadas del escalado lógico.
