Samsung ha anunciado hoy que están en vías de iniciar la producción a gran escala con su proceso de fabricación 3GAE, su proceso de 3 nm gate all-around. Samsung empezará la fabricación de módulso de 3nm este trimestre, al cual le quedan unas pocas semanas, con lo que su inicio es prácticamente inminente.
Se trata del primer nodo que utiliza transistores de efecto de campo de puerta completa (GAAFET). La tecnología de proceso 3GAE de Samsung Foundry es el primer proceso de la empresa que utiliza transistores GAA, que Samsung denomina oficialmente transistores de efecto de campo de canal múltiple (MBCFET).
Samsung empieza la carrera por los 3nm
Samsung presentó formalmente sus nodos 3GAE y 3GAP hace unos tres años. Cuando la empresa describió su chip SRAM GAAFET de 256 Mb producido con su tecnología 3GAE, comentaron que el proceso permitiría aumentar el rendimiento en un 30%, reducir el consumo de energía en un 50% y aumentar la densidad de transistores en un 80%.
Los GAAFET deberían de presentar ventajas frente a los FinFET. una de ellas sería que en los transistores GAA, los canales son horizontales y están rodeados de puertas. Los canales más anchos permiten obtener un alto rendimiento y los más estrechos, un bajo consumo. Esta precisión reduciría en gran medida la corriente de fuga de los transistores para así disminuir el consumo de energía, así como la variabilidad del rendimiento de los transistores. También prometen reducir el área de las celdas entre un 20% y un 30%, según una reciente presentación de Applied Materials.
La 3GAE de Samsung, al ser una tecnología de fabricación que aún es muy temprana, será utilizada principalmente por Samsung LSI, que es la rama de desarrollo de chips de Samsung; y por uno o dos de los otros clientes alfa. Esto es que estarán cerrados a Samsung y fabricantes principales sin ser accesibles al resto de firmas hasta dentro varios meses o años. Pero una vez la tecnología se haya asentado y solucionado los problemas de las primeras tiradas, muy seguramente veremos este proceso en muchos más productos.
Pasar a una estructura de transistores completamente nueva suele ser un riesgo, ya que implica un proceso de fabricación completamente nuevo, así como herramientas totalmente nuevas. Otros retos son las nuevas metodologías de colocación, las reglas de los planos de planta y las reglas de enrutamiento que introducen todos los nuevos nodos y que aborda el nuevo software de automatización del diseño electrónico (EDA). Por último, los diseñadores de chips tienen que desarrollar una IP totalmente nueva, lo que resulta caro.
Fuente: Tom’s Hardware
